CHƯƠNG 4: MẠCH TƯƠNG TỰ

NỘI DUNG CHÍNH



PHẦN 1:
FLIP FLOP

PHẦN 2:
MẠCH ĐẾM

PHẦN 3:
THANH GHI

PHẦN 4:
DẠNG SÓNG

PHẦN 1: FLIP FLOP

1. Tổng quan về các loại Flip Flop
2. Vẽ dạng sóng ngõ ra
3. Ghép Flip Flop

1. TỔNG QUAN CÁC LOẠI FLIP FLOP

Flip Flop là một linh kiện được hoạt động dựa trên nguyên tắc mạch tương tự. Là thành phần cơ bản của các thiết bị nhớ nhờ vào khả năng lưu trữ dữ liệu, cấu tạo nên mạch đếm, thanh ghi,...







1. 1 Sơ đồ khối và các chân

Sơ đồ khối



- **Ngõ vào**

+ Xung clock: Là một tín hiệu tuần hoàn có chu kì, đóng vai trò làm xung kích flip flop hoạt động

+ Ngõ vào đồng bộ: (SR, JK, D, T) : Khi có xung clock kích thì sự thay đổi của các ngõ này sẽ ảnh hưởng đến ngõ ra

+ Ngõ vào bất đồng bộ: (PRE-CLR hoặc SET-RES): Khi các ngõ này được tích cực thì bất chấp các ngõ còn lại, kết quả ngõ ra luôn theo quy tắc của nó.

- **Ngõ ra:**

+ Khi ngõ ra Q=0: được gọi là trạng thái thấp (RESET, CLEAR)

+ Khi ngõ ra Q=1: được gọi là trạng thái cao (SET, PRESET)

1. 2 Quy tắc vẽ bảng trạng thái của FF

Về xung clock: Khi có xung clock tác động thì FF mới hoạt động, còn nếu không có xung clock tác động thì ngõ ra ở trạng thái "**không đổi**".

Về FF: Mỗi FF luôn có một bảng trạng thái "**đơn giản nhất**" khi nó hoạt động ứng với xung clock, chúng ta cần nhớ bảng trạng thái này.



S	R	Q	$\overline{Q}$	Trạng thái
0	0	Q_0	$\overline{Q}_0$	Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	1	1	Cấm

1. 2 Quy tắc vẽ bảng trạng thái của FF

FF không có ngõ vào bất đồng bộ

+ Khi không có xung clock tác động thì ngõ ra ở trạng thái không đổi.

+ Dựa vào kí hiệu ở chân CK để biết xung CK kích cạnh lên hay xuống, khi xung CK đã tác động rồi thì lập bảng trạng thái "**đơn giản nhất**" của FF ra.

FF có ngõ vào bất đồng bộ

+ Kiểm tra xem PRE, CLR tích cực mức cao hay thấp.

+ Tiến hành lập bảng theo quy tắc sau:

- Khi PRE và CLR cùng tích cực: Ngõ ra ở trạng thái cấm $Q = \overline{Q} = 1$
- Chỉ PRE tích cực: Lập tức lên 1 ở ngõ ra Q.
- Chỉ CLR tích cực: Lập tức về 0 ở ngõ ra Q.
- PRE, CLR không tích cực nữa: Chèn bảng trạng thái "**đơn giản nhất**" vào.



NGÕ VÀO					NGÕ RA		TRẠNG THÁI
PRE	CLR	CLK	J	K	Q	$\overline{Q}$	
1	1	X	X	X	1	1	Cấm
1	0	X	X	X	1	0	SET
0	1	X	X	X	0	1	RESET
0	0	↓	X	X	Q	$\overline{Q}$	Không đổi
0	0	↑	0	0	Q	$\overline{Q}$	Không đổi
0	0	↑	0	1	0	1	RESET
0	0	↑	1	0	1	0	SET
0	0	↑	1	1	1	1	Cấm

1. 3 SR – FF

Bảng trạng thái đơn giản nhất:

S	R	Q	$\overline{Q}$	Trạng thái
0	0	Q_0	$\overline{Q}_0$	Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	1	1	Cấm

Phương trình đặc tính:

$$Q_{n+1} = S + \overline{R}Q_n$$

VD: Lập bảng trạng thái của FF như hình vẽ



NGÕ VÀO				NGÕ RA	TRẠNG THÁI
CLK	S	R	Q	$\overline{Q}$	
0	X	X	Q	$\overline{Q}$	K đổi
↓	0	0	Q	$\overline{Q}$	K đổi
↓	0	1	0	1	*RESET*
↓	1	0	1	0	*SET*
↓	1	1	1	1	Cấm

1. 3 SR – FF

VD: Viết bảng trạng thái của FF sau



NGỖ VÀO					NGỖ RA		TRẠNG THÁI
PRE	CLR	CLK	J	K	Q	$\overline{Q}$	
0	0	X	X	X	1	1	Cấm
0	1	X	X	X	1	0	SET
1	0	X	X	X	0	1	RESET
1	1	0	X	X	Q_0	$\overline{Q}_0$	Không đổi
1	1	↑	0	0	Q_0	$\overline{Q}_0$	Không đổi
1	1	↑	0	1	0	1	RESET
1	1	↑	1	0	1	0	SET
1	1	↑	1	1	1	1	Cấm



NGỖ VÀO					NGỖ RA		TRẠNG THÁI
PRE	CLR	CLK	J	K	Q	$\overline{Q}$	
0	0	X	X	X	1	1	Cấm
0	1	X	X	X	1	0	SET
1	0	X	X	X	0	1	RESET
1	1	0	X	X	Q_0	$\overline{Q}_0$	Không đổi
1	1		0	0	Q_0	$\overline{Q}_0$	Không đổi
1	1		0	1	0	1	RESET
1	1		1	0	1	0	SET
1	1		1	1	1	1	Cấm

1. 4 JK – FF

Bảng trạng thái đơn giản nhất:

S	R	Q	$\overline{Q}$	Trạng thái
0	0	Q_0	$\overline{Q}_0$	Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	$\overline{Q}_0$	Q_0	Đảo trạng thái

Phương trình đặc tính:

$$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$$

VD: Lập bảng trạng thái của FF như hình vẽ



NGÕ VÀO			NGÕ RA		TRẠNG THÁI
CLK	J	K	Q	$\overline{Q}$	

1. 3 JK – FF

VD: Viết bảng trạng thái của FF sau





NGÕ VÀO					NGÕ RA		TRẠNG THÁI
PRE	CLR	CLK	J	K	Q	$\overline{Q}$	
1	1	X	X	X	1	1	Cấm
1	0	X	X	X	1	0	SET
0	1	X	X	X	0	1	RESET
0	0	0	X	X	Q_0	$\overline{Q_0}$	Không đổi
0	0	↑	0	0	Q_0	$\overline{Q_0}$	Không đổi
0	0	↑	0	1	0	1	RESET
0	0	↑	1	0	1	0	SET
0	0	↑	1	1	$\overline{Q_0}$	Q_0	Đảo trạng thái

NGÕ VÀO					NGÕ RA		TRẠNG THÁI
PRE	CLR	CLK	J	K	Q	$\overline{Q}$	
		X	X	X	1	1	Cấm
		X	X	X	1	0	SET
		X	X	X	0	1	RESET
		0	X	X	Q	$\overline{Q_0}$	Không đổi
		↑	0	0	Q	$\overline{Q_0}$	Không đổi
		↑	0	1	0	1	RESET
		↑	1	0	1	0	SET
		↑	1	1	$\overline{Q_0}$	Q	Đảo trạng thái

1. 5 D – FF

Bảng trạng thái đơn giản nhất:

D	Q	$\overline{Q}$	Trạng thái
0	0	1	Reset
1	1	0	Set

Phương trình đặc tính:

$$Q_{n+1} = D$$

VD: Lập bảng trạng thái của FF như hình vẽ



Ngõ vào		Ngõ ra		Trạng thái
CLK	D	Q	$\overline{Q}$	
0	X	Q_0	$\overline{Q}_0$	Không đổi
↑	0	0	1	Reset
↑	1	1	0	Set

1. 5 D – FF

VD: Lập bảng trạng thái của FF sau



Ngõ vào				Ngõ ra		Trạng thái
PRE	CLR	CLK	D	Q	$\overline{Q}$	
0	0	X	X	1	1	Cấm
0	1	X	X	1	0	Set
1	0	X	X	0	1	Reset
1	1	0	X	Q_0	$\overline{Q}_0$	K đổi
1	1	↑	0	0	1	Reset
1	1	↑	1	1	0	Set

VD: Lập bảng trạng thái của FF như hình vẽ



Ngõ vào				Ngõ ra		Trạng thái
PRE	CLR	CLK	D	Q	$\overline{Q}$	
		X	X	1	1	Cấm
		X	X	1	0	Set
		X	X	0	1	Reset
		0	X	Q_0	$\overline{Q}_0$	K đổi
		↑	0	0	1	Reset
		↑	1	1	0	Set

1. 5 T – FF

Bảng trạng thái đơn giản nhất:

T	Q	$\overline{Q}$	Trạng thái
0	Q_0	$\overline{Q}_0$	K đổi
1	$\overline{Q}_0$	Q_0	Đảo trạng thái

Phương trình đặc tính:

$$Q_{n+1} = T \oplus Q$$

VD: Lập bảng trạng thái của FF như hình vẽ



Ngõ vào		Ngõ ra		Trạng thái
CLK	T	Q	$\overline{Q}$	
0	X	Q_0	$\overline{Q}_0$	Không đổi
↑	0	Q_0	$\overline{Q}_0$	Không đổi
↑	1	$\overline{Q}_0$	Q_0	Đảo trạng thái

1.6 Dạng sóng ngõ ra

Dạng FF không chứa PRE, CLR:

+ Xác định mức tích cực của xung clock, vẽ các đường tham chiếu ứng với cạnh tích cực của xung clock. Cho trạng thái ban đầu (Q=0) nếu đề không nói gì.

+ Dựa vào bảng trạng thái rồi vẽ đến đường tham chiếu tiếp theo.

Chỉ cần nhớ mỗi bảng trạng thái đơn giản nhất.

Ví dụ: Cho FF và dạng sóng ngõ vào như hình, xác định dạng sóng ngõ ra





S	R			Trạng thái
0	0			Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	1	1	Cấm

1. 6 Dạng sóng ngõ ra

Dạng FF chứa PRE, CLR:

+ Xác định mức tích cực của xung clock, vẽ các đường tham chiếu ứng với cạnh tích cực của xung clock. Cho trạng thái ban đầu (Q=0) nếu đề không nói gì.
+ Vẽ các đường tham chiếu của PRE, CLR tại điểm đầu tiên tụi nó thay đổi trạng thái.
+ Tiến hành vẽ dạng sóng của những khoảng tham chiếu mà có PRE, CLR tác động trước (PRE→1, CLR →0).
+ Đến khi hết PRE, CLR tác động rồi thì dựa vào bảng trạng thái rồi vẽ dạng sóng.

Chỉ cần nhớ mỗi bảng trạng thái đơn giản nhất.

Ví dụ: Cho FF như hình vẽ, vẽ dạng sóng ngõ ra





D	Q	$\overline{Q}$	Trạng thái
0	0	1	Reset
1	1	0	Set

VD: Cho FF sau, vẽ dạng sóng ngõ ra





cuu duong than

1.7 Chuyển đổi FF

Để chuyển đổi FF A sang FF B ta thực hiện:

+ Lập bảng trạng thái với ngõ vào là các chân của FF B và chân Q_n , ngõ ra là các chân của FF A.

+ Thông qua bảng đầu vào kích, điền vào bảng trạng thái.

+ Rút gọn hàm, vẽ mạch

Bảng đầu vào kích

TTHT	TTKT	SR – FF		JK – FF		D – FF	T – FF
Q_n	Q_{n+1}	S	R	J	K	D	T
0	0	0	X	0	X	0	0
0	1	1	0	1	X	1	1
1	0	0	1	X	1	0	1
1	1	X	0	X	0	1	0

VD: Chuyển đổi JK – FF sang D – FF

Ngõ vào		Ngõ ra	
D	Q_n	J	K
0	0	0	X
1	0	1	X
0	1	X	1
1	1	X	0

Q \ D	0	1
0	0	1
1	X	X

$$J = D$$

Q \ D	0	1
0	X	X
1	1	0

$$K = \overline{D}$$


J
Q
CLK
K
$\overline{Q}$

VD: T – FF sang SR – FF

$$T = S\overline{Q} + RQ$$

Ngõ vào			Ngõ ra
S	R	Q_n	T
0	X	0	0
1	0	0	1
0	1	1	1
X	0	1	0

Q \ SR	00	01	11	10
0	0	0	X	1
1	0	1	X	0



PHẦN 2: THANH GHI DỊCH

1. Tổng quan về thanh ghi
2. Thiết kế thanh ghi
3. Giao tiếp với LED

1. Tổng quan về thanh ghi

Chức năng: Lưu trữ dữ liệu và dịch chuyển dữ liệu.

+ Để lưu trữ thông tin: Dữ liệu cần được chuyển từ nối tiếp sang song song.

+ Để truyền thông tin: Dữ liệu cần được chuyển từ song song sang nối tiếp.

Phân loại: Thanh ghi gồm 4 loại chính:

+ Vào nối tiếp ra nối tiếp

+ Vào nối tiếp ra song song

+ Vào song song ra song song

+ Vào song song ra nối tiếp (Đọc thêm).

2. Thiết kế thanh ghi



+ Flip Flop thường được chọn để thiết kế thanh ghi là D – FF, PRE/CLR mức thấp.
+ Các chân xung CLK được mắc chung với nhau tạo thành chân CLK chung.
+ Các chân CLR được mắc chung với nhau tạo thành chân MR.
+ Các chân PRE ở trạng thái không tích cực.

a) Thanh ghi vào nối tiếp ra nối tiếp

Để dịch phải:

+ Ngõ D tận cùng bên trái là D in, ngõ D tận cùng bên phải là D out.

+ Chân Q của FF này mắc vào chân D của FF tiếp theo, theo chiều D in sang D out.

VD: Thiết kế thanh ghi dịch 4 bit, dịch phải



a) Thanh ghi vào nối tiếp ra nối tiếp

Để dịch trái:

+ Ngõ D tận cùng bên phải là D in, ngõ D tận cùng bên trái là D out.

+ Chân Q của FF này mắc vào chân D của FF tiếp theo, theo chiều D in sang D out.

VD: Thiết kế thanh ghi dịch 4 bit, dịch phải



b) Thanh ghi vào nối tiếp ra song song

Thiết kế tương tự vào nối tiếp ra nối tiếp, chỉ khác là ngõ ra lấy từ các ngõ Q của các FF.

VD: Thiết kế thanh ghi vào nối tiếp ra song song, dịch 3 bit sang phải



c) Thanh ghi vào song song ra song song

→ Mỗi FF sẽ có ngõ D là ngõ vào và Q là ngõ ra

Ví dụ: Thiết kế thanh ghi vào song song ra song song, dịch 4 bit



Thanh ghi dịch 3 bit trái phải



d) Thanh ghi dịch hai chiều trái phải

Thanh ghi dịch trái phải 4 bit



3. Giao tiếp với LED

IC 74HC164 là IC dịch 8 bit



3. Giao tiếp với LED

Giả sử, chúng ta muốn dùng thanh ghi 8 bit điều khiển 8 Led với chu trình: a led sáng, b led tắt xen kẽ, cần thực hiện:

+ Xác định số ngõ Q cần dùng (số ngõ cần dùng chính là Max{a, b})

+ Lập bảng trạng thái với ngõ vào là các ngõ Q, ngõ ra là AB.

+ Led sáng ứng với mức 1, tắt là 0. Điền các trạng thái LED vào cột AB đến khi trạng thái bị trùng lại. Tiến hành dịch bit, viết hàm, vẽ mạch.

Tổ hợp ban đầu luôn là tổ hợp 0.

Ví dụ: Thiết kế mạch dịch 3 led sáng, 1 led tắt xen kẽ 8 led đơn. Sử dụng thanh ghi dịch 8 bit.

Số ngõ Q cần: 3

Bảng trạng thái:

Q_2	Q_1	Q_0	AB
0	0	0	1
0	0	1	1
0	1	1	1
1	1	1	0
1	1	0	1
1	0	1	1
0	1	1	1

$$AB = \overline{Q_2}\,\overline{Q_1}\,\overline{Q_0} = \overline{Q_2 + Q_1 + Q_0}$$


A
B
CLK
MR
Q0
Q7